Hallo,
Hoe kun je FETjes parallel zetten en er voor zorgen dat de stroom door elke FET ongeveer gelijk is?
De gate aansluitingen hangen aan elkaar.
Ik vraag dit omdat er nogal een grote stroom door deze FETjes heen moet en door de warmte ontwikkeling is het noodzakelijk om meerdere FET's te gebruiken. Als nou een FET meer geleid dan de andere kan het voorkomen dat die te warm wordt en kapot gaat.
Dus hoe kan ik ervoor zorgen dat de stromen door de FETs ongeveer gelijk zijn?
Door een weerstand in serie te zetten die groot is t.o.v. de tolerantie van de Rds.
Dus je neemt de variatie dat de Rds kan zijn en dat doe je maal 10.
Dit is overgens niet altijd makkelijk want dit is niet altijd goed gespecificeerd in de datasheet.
Dan zal afhankelijk hoe warm de fet wordt, Rds wordt lager als de fet warmen wordt, een schatting moeten maken. Als ik het zo uit mijn duim moet zuigen zou ik zeggen 1 a 2 maal de Rds.
Success,
MegaVolt
Ik zou denken, dat FET's zichzelf uitmiddelen. In tegenstelling tot bipolaire transistors gaan FET's immers minder geleiden als ze warm worden. Bijgevolg zal een FET, die iets beter geleidt dan zijn companen, sneller opwarmen en daardoor minder gaan geleiden.
Dit alles, in de veronderstelling dat alle FET's van hetzelfde type en fabrikant zijn.
Special Member
Pros heeft gelijk, wat MegaVolt beweerd geldt voor bipolaire transistoren (waar je een runaway effect hebt). FETs parallel stabiliseren zich (als je tenminste hetzelfde type gebruikt).
Wel opletten geblazen, dat een MOSFET helemaal geen thermal runaway heeft is een mythe. Ze hebben dit zeker wel.
Er zijn twee grafieken: Ug <> Temp bij zelfde I, en RdsON <> Temp.
Deze twee grafieken kruisen elkaar bij een bepaalde stroom. Na de kruising zal er geen thermal run-away zijn. Voor de kruising wel.
Bij lateral mosfets, audiomosfets ligt dit kantelpunt al bij enkele 10-tallen mA. Bij dikke hexfets ligt dat punt pas na enkele 10-tallen Amps!
Bedankt voor de reacties, dus als ik het goed begrijp stabiliseren de FET's zichzelf mits de Id maar groot genoeg is.
Moderator
In het schema van OZ1PIF http://www.frenning.dk/OZ1PIF_HOMEPAGE/50MHz_IRF510.htm staan de D & S's parallel maar worden de gates apart via weerstanden ingesteld.
http://www.frenning.dk/OZ1PIF_HOMEPAGE/6m_IRF510_250W_module.jpg
Zoals velen misschien nog niet weten, maar in één FET
zitten een hele hoop parrallel geschakelde FET's op één wafer. Dit komt omdat bij een FET de kanaalweerstand bij volledig open kanaal ong. 200 Ohm is, schakel je 2 FET's in parrallel op één wafer is dit nog 100 Ohm enz ..
Kortom: FET's parrallel schakelen is GEEN ENKEL PROBLEEM aangezien ze inwendig ook zo in mekaar zitten...
Nu geloof ik pas iets als ik ik het daadwerkelijk kan controleren. Dus ben even door wat fet datasheet heen gekeken. maar je hebt gelijk. zie fig 4. in deze sheet: http://www.vishay.com/docs/90255/90255irf.pdf
MegaVolt.
[Bericht gewijzigd door Henry S. op dinsdag 11 september 2007 22:20:37 (52%)
In de zelfde datasheet, zie figuur 3.
Dan zie je dat pas bij 2 Ampere een temperatuursverhoging resulteert in het zakken van van de Id bij een bepaalde Vgs. De kruising in die grafiek zit precies op 2A voor Id. Voor die kruising zie je dat hoe warmer, hoe meer stroom bij eenzelfde Vgs.
Op 11 september 2007 18:30:34 schreef Yarule:
Zoals velen misschien nog niet weten, maar in één FET
zitten een hele hoop parrallel geschakelde FET's op één wafer. Dit komt omdat bij een FET de kanaalweerstand bij volledig open kanaal ong. 200 Ohm is, schakel je 2 FET's in parrallel op één wafer is dit nog 100 Ohm enz ..Kortom: FET's parrallel schakelen is GEEN ENKEL PROBLEEM aangezien ze inwendig ook zo in mekaar zitten...
Met name MOSFETs worden geconcipiëerd op dit principe.
Zoals HEXFET's bvb. met hun honingraatvormige structuur.
Parallel'en kan, op bepaalde domeinen moet je inderdaad wel rekening houden met bepaalde parameters:
IRF Paralleling MOSFETs
http://www.irf.com/technical-info/papers.html
- - big bang - -
Alles leuk en aardig maar als ik naar de volgende datasheet kijk (figuur 6)
http://www.nxp.com/acrobat_download/datasheets/PH8230E-03.pdf
dan zie ik dat hoe warmer een FET wordt hoe meer stoom hij geleid bij eenzelfde Ugs, waardoor hij weer warmer wordt en nog meer stroom geleid enz. terwijl de FET's parallel er aan die minder goed geleiden niet zo warm zijn en ook niet zo goed geleiden.
Ik heb ook een proefje gedaan met 2 FET's parallel en bij allebij de stroom gemeten. Het bleek dat 1 FET 0.5A meer geleid dan de andere (1e FET 2A - 2e FET 1.5A). Ook na een aantal minuten aankijken was het verschil nog steeds hetzelfde.
Dus dat is wel minder.
Doordat een vermogens MOSFET bestaat uit een parallelschakeling van allerlei kleine MOSFET's (honderden tot duizenden) en het effect een toenemende geleiding als gevolg van temperatuurssteiging in het lineaire werkgebied van een MOSFET kunnen er inderdaad hot-spots optreden op de chip die kunnen leiden tot device failure.
Magicbox verwees al reeds naar de curve!
On-semi heeft een goede application note over dit onderwerp.
http://www.onsemi.com/pub/Collateral/AND8199-D.PDF
Over het algemeen gaat het parallel schakelen van MOSFET's in switch mode subliem, zonder enige maatregel voor de stroomverdeling te nemen, kwestie van snel schakelen.