Ik heb op een Attiny45 op 16Khz clock (128kHz interne oscillator en ckdiv8, lfuse=64), debug wire aangezet. Brick!
(Exact dit probleem, maar dan met een tiny45:
https://www.avrfreaks.net/forum/clearing-dwen-fuse-while-ultra-slow-cl…
)
Debug wire doet het niet op dergelijk lage kloksnelheden*, en de normale ISP programmeerinterface doet het niet als debugwire is aangezet...
En dan kom je er dus niet meer in om debugwire uit te zetten.
*)Dat staat niet in de datasheet. Wel hier
"This will cause the debug session to fail since the interface speed is too low. The recommended minimum clock speed for successful debugging is 128kHz."
Dat gaat over de Jtag ICE, en ik heb een dragon, maar daarmee dus hetzelfde probleem.
Ik kan nog ff prutsen met een pullup op de dw/reset lijn, maar verwacht niet dat dat veel uithaalt.
Uit de datasheet:
Pull-Up resistor on the dW/(RESET) line must be in the range of 10k to 20 kΩ. However, the pull-up resistor is optional.
Dan lijkt die 20k dus niet zo'n harde grens, eigenlijk... Als weglaten ook mag, zal 33k of 42k7 ook wel mogen...