verschil tussen de HEF- en CD 4017's

Voor zover ik weet zijn de CD en HEF nagenoeg gelijk aan elkaar. HEF types zijn van Philips (NXP). De CD van National (of Fairchild cq TI) en dan heb je nog de MC serie van Motorola (ON-semi tegenwoordig).

Er zitten soms kleine verschillen in, maar dan moet je wel erg op de rand van de specificaties gaan zitten willen de chips niet uitwisselbaar zijn.

-edit- Hang ook een pull down aan de MR. Als je nu de schakelaar draait kan de pun gaan zweven, daar kan CMOS niet echt tegen.

Verder ontkoppel de chip met een ceramisch C-tje van 100n dat scheelt ook.

[Bericht gewijzigd door henri62 op woensdag 18 december 2024 19:33:37 (23%)

Het fabricaat is zowel Philips als T.I.[...]Ik kan van de week eens kijken of die winkel óók de CD uitvoering heeft liggen, maar weet niet zeker of dat dit type verschil de oorzaak is.

Zijn de IC's verkregen uit een betrouwbare bron, of nog beter, het officiële distributiekanaal? En zorgvuldig opgeslagen geweest (anti-statisch)?

Want bij mijn weten zijn HEF en CD 100% uitwisselbaar. Heb het zojuist nog eventjes nagekeken in een (oude) catalogus/databook, en ook daar meldt men dat ze 100% compatibele zijn:

"De LOCMOS HE4000B reeks is een volledig gebufferd digitaal geïntegreerde circuitreeks volgens de JEDEC-B specificatie. De typen van deze reeks zijn exacte vervangers* voor de bekende CMOS 4000 en 14500 series. De HE reeks heeft dezelfde voordelen als de conventionele CMOS schakelingen, plus de extra LOCMOS voordelen."

Waarbij HEF een standaard temp.bereik heeft (-40 tot +85C) en HEC een 'speciaal' temperatuurbereik heeft (-55 tot +125C).

(* vet gemarkeerd door mij)

[EDIT: Wat Henri62 zegt, CMOS houdt inderdaad niet van zwevende ingangspoorten.]

Het probleem van bovenstaande schakeling is dat de MR een asynchrone reset is.

DWZ als je deler Qx pin actief wordt reset die alle interne flipflops (via je draaischakelaar).
MAAR: Die reset ook de flipflop van Qx, dus zijn eigen signaal.
Je ziet dan een hele korte glitch op de MR staan die buiten spec is.

Niet alle flipflops zouden kunnen resetten waardoor je onregelmatig gedrag krijgt in de outputs.

Kortom: De schakeling deugt niet.

Een betere oplossing is een deler gebruiken met een SYNCHRONE reset input.
Een andere oplossing is de MR puls verlengen tot de minimale reset hoog tijd (uit het datasheet te halen, worse case 260 ns @ 5V) door een RC netwerkje oid of een paar extra buffertjes er tussen etc etc.

Op woensdag 18 december 2024 19:30:15 schreef henri62:

-edit- Hang ook een pull down aan de MR. Als je nu de schakelaar draait kan de pun gaan zweven, daar kan CMOS niet echt tegen.

Verder ontkoppel de chip met een ceramisch C-tje van 100n dat scheelt ook.

Dit ga ik beide doen,

Op woensdag 18 december 2024 19:34:20 schreef nonius:
[...]

Zijn de IC's verkregen uit een betrouwbare bron, of nog beter, het officiële distributiekanaal? En zorgvuldig opgeslagen geweest (anti-statisch)?

[EDIT: Wat Henri62 zegt, CMOS houdt inderdaad niet van zwevende ingangspoorten.]

Óók deze tips neem ik mee.

Op woensdag 18 december 2024 19:42:05 schreef henri62:
Het probleem van bovenstaande schakeling is dat de MR een asynchrone reset is.

DWZ als je deler Qx pin actief wordt reset die alle interne flipflops (via je draaischakelaar).
MAAR: Die reset ook de flipflop van Qx, dus zijn eigen signaal.
Je ziet dan een hele korte glitch op de MR staan die buiten spec is.

Niet alle flipflops zouden kunnen resetten waardoor je onregelmatig gedrag krijgt in de outputs.

Kortom: De schakeling deugt niet.

Een betere oplossing is een deler gebruiken met een SYNCHRONE reset input.
Een andere oplossing is de MR puls verlengen tot de minimale reset hoog tijd (uit het datasheet te halen, worse case 260 ns @ 5V) door een RC netwerkje oid of een paar extra buffertjes er tussen etc etc.

Iedereen bedankt voor deze opmerkingen.
Ik ga van de week aan de slag.
Eerst eens kijken of deze IC's goed behandeld zijn. Ik kreeg ze wel uitgereikt in een Anti-statisch zakje, maar weet niets over de oorsprong.
Overigens ben ik dus "blind" in deze val gelopen. Wanneer je op het internet op zoek gaat naar deze schakeling kom je deze wel in verschillende uitvoeringen tegen.
Dus voortaan eerst zelf de volledige spec's doornemen.
Iedereen bedankt. Ruud

Die middelste HEF ziet er vreemd uit. Het dak heeft volgens mij te scherpe randen en oppervlak ziet er geschuurd uit. Er zit ook geen circel-vormig kuiltje op. Maar ik weet niet zeker of elk IC dat heeft.

Beste manier is de test schakelingen uit de datasheet te bekijken. Ook staat daar vaak de marking beschreven. Mogelijk een beetje lastig hier omdat Philips vreselijk lang IC's heeft gemaakt. Je kunt ook de verf testen met aceton.

Die onderste op de foto is een ander onderdeel HEF40175 een quad D-flipflop.

Je kunt even als experiment een R-C netwerkje vanaf je rotary switch en de MR zetten.

HEF's hebben in tegenstelling tot CD's Schmitt Trigger ingangen.
Je kan een CD door een HEF vervangen maar niet omgekeerd

Het trugvoeren van een Q naar de reset wordt zelfs in datasheets gedaan. En ik ken het ook niet anders als een manier om de 4017 in te stellen als een deler.
Als je meerdere 4017's gaat resetten wordt dat iets om rekening mee te houden.

[Bericht gewijzigd door Sine op woensdag 18 december 2024 21:20:51 (20%)

Op woensdag 18 december 2024 21:18:40 schreef Sine:
Het trugvoeren van een Q naar de reset wordt zelfs in datasheets gedaan.

Maar niet op deze manier, daar zit altijd nog wat tussen, of een flipflop waar ook de CLK in verknoopt is OF een extra delay via gecascadeerde outputs waardoor de reset tijd langer wordt.

En ik ken het ook niet anders als een manier om de 4017 in te stellen als een deler.

Jammer maar het is toch echt buiten spec.
Gewoon de reset pulse iets verlengen. Kan ook door een diode tussen de Q en MR zetten en op de MR een C-tje + pulldown voor de ontlading erbij te plakken.
Zorg dat de tijd > 280 ns en het zou betrouwbaar moeten werken.

Ik snap je probleem, maar in de praktijk werkt het.

Al was het maar omdat de ingang en uitgangen ook nog uit een raffel poortjes bestaat die weer wat looptijd toevoegen maakt dat de puls lang genoeg om alles betrouwbaar te resetten.

Maar ter leering ende vermaeck heb ik eens een grabbel in mijn 4017 bakje gedaan.

En een heel simpele schakeling op een bordje geprikt.

Geklokt op 500kHz met een voeding van 5V

Van boven naar beneden:
Clock
Reset / Q6
Carry
Q4

Wellicht smerig, en bij alle varianten buiten spec, maar het werkt. Ik heb het in het verleden ook vaak genoeg toegepast.

Op woensdag 18 december 2024 21:43:40 schreef henri62:
Jammer maar het is toch echt buiten spec.
Gewoon de reset pulse iets verlengen. Kan ook door een diode tussen de Q en MR zetten en op de MR een C-tje + pulldown voor de ontlading erbij te plakken.
Zorg dat de tijd > 280 ns en het zou betrouwbaar moeten werken.

Volgens de 2 datasheets die ik nu gevonden heb, is de propagation delay van Reset -> Decode output 500 ns of meer.
Dat is al bijna 2x zoveel als die 280 ns.

Het HEF IC op de foto ziet er op het eerste gezicht origineel uit.

Het zal de oorzaak niet zijn, maar ik vraag me af of de uitgang van een gewone 555 volledig binnen spec is voor een CMOS ingang.

Wat ik ook nergens terug kan vinden, is dat de ingangen van de HEF serie standaard Schmitt triggered zouden zijn. Ben benieuwd waar ik daar meer over kan vinden.

Op woensdag 18 december 2024 19:42:05 schreef henri62:
Het probleem van bovenstaande schakeling is dat de MR een asynchrone reset is.

DWZ als je deler Qx pin actief wordt reset die alle interne flipflops (via je draaischakelaar).
MAAR: Die reset ook de flipflop van Qx, dus zijn eigen signaal.
Je ziet dan een hele korte glitch op de MR staan die buiten spec is.

Niet alle flipflops zouden kunnen resetten waardoor je onregelmatig gedrag krijgt in de outputs.

Kortom: De schakeling deugt niet.

Dit probleem kan je oplossen door 2 RC-netwerkjes in serie tussen de schakelaar en pen 15 te zetten, dus zoiets:

Schakelaar
      ____            _____
0----|____|-----+----|_____|------+-------> pen 15
       R1       |       R2        |
                |                 |
              ----               ----
          C1  ----           C2  ----
                |                 |
                |                 |
GND ------------+-----------------+-----------

C1 wordt opgeladen vanuit de schakelaar. C2 wordt opgeladen vanuit C1. De spanning op C2 is lager dan C1. Op enig moment is de spanning op C2 zo hoog dat de 4017 reset. Op dat moment wordt de spanning op de schakelaar 0V. Condensator C1 gaat zich ontladen over R1 en R2/C2. de spanning op C2 loopt dan nog een korte tijd op en zakt daarna terug naar 0V. Effectief krijg je dan op pen 15 gedurende een korte tijd een 'sterke' resetpuls.
Mooie waardes van R1 t/m C2.? Geen idee.

Op woensdag 18 december 2024 23:21:00 schreef maartenbakker:

Wat ik ook nergens terug kan vinden, is dat de ingangen van de HEF serie standaard Schmitt triggered zouden zijn. Ben benieuwd waar ik daar meer over kan vinden.

Schmitt trigger action makes the clock inputs highly tolerant of slower rise and fall times.

https://assets.nexperia.com/documents/data-sheet/HEF4017B.pdf

Dat geldt dus alleen voor de klok-ingangen. Niet voor de resetingang!

Correct, dat heb ik ook nooit beweerd -edit- ah .. iemand had het over 'ingangen' als in meervoud.

Wat overigens in het schema van de TS nevernooitniet gaat werken is de carry uitgang gebruiken voor je gedeelde clock. (ofwel dat pennentje waar in het schema nu 'uit' bij staat)

Dat werkt enkel bij deeltallen boven 5. Q0 gebruiken als uitgang is al een veel beter idee.

Op woensdag 18 december 2024 23:34:39 schreef Sine:
Wat overigens in het schema van de TS nevernooitniet gaat werken is de carry uitgang gebruiken voor je gedeelde clock. (ofwel dat pennentje waar in het schema nu 'uit' bij staat)

Scherp opgemerkt!!

Die had ik ook al gezien (van die 'uit'), het ging bij mij meer over die MR die fout gebruikt is. Bij 4 zou het al moeten werken trouwens, de carry is intern de 4-de flipflop. Maar dan is je puls heel kort (dat naaldje waar ik het elke keer over heb).

@Hensz Minimum delays worden zelden in datasheets opgegeven. Dus waar zie je dat staan van die 500 ns? Nergens in de CD4017 DS van TI in ieder geval.

Op woensdag 18 december 2024 22:57:12 schreef Sine:
Ik snap je probleem, maar in de praktijk werkt het.

Daar kun je niet op ontwerpen! Ik blijf erbij dat de schakeling gewoon niet deugt.
Ik kom vaker apparaten tegen waar de hielen gelicht word met specs, als je serieproductie gaat doen komt er dat altijd uit en gaat het mis. Tjsa en dan zeggen dat je een slechte batch IC's hebt??? Nee hoor, gewoon een slecht ontwerp.

disclaimer: alles is bekeken bij 5V.

Op woensdag 18 december 2024 21:43:40 schreef henri62:
... Jammer maar het is toch echt buiten spec.
...

Voor de CD4017B is het zelfs in het worst-kaas geval van maximale pulslengte en minimale delay nog steeds binnen spec zoals reeds is uitgelegd door @Hensz.
Bij de HEF4017B is het veel ruimer: delay van reset naar output is minimaal 100ns, terwijl de minimale reset puls maximaal 50ns hoeft te zijn...
Alleen de MC14017B kan het in de uiterste gevallen moeilijk krijgen: daar zijn die twee tijden beide 500ns.

Ik moet echter wel zeggen dat in geen van de vier datasheets die ik heb geraadpleegd deze truuk wordt gebruikt...

Waar het nog fout kan gaan is de stijg/daaltijd van de reset impuls, omdat er geen schmitt-trigger op die input zit; ik heb alleen geen gegevens daarover kunnen vinden.

@Hensz Minimum delays worden zelden in datasheets opgegeven. Dus waar zie je dat staan van die 500 ns? Nergens in de CD4017 DS van TI in ieder geval.

op pagina 3-54:

Zo, wat een vraagje van mij kan los maken.
In ieder geval (weer) een boel geleerd van jullie.
Het meeste was bij mij in het stof verdwenen.
En dat er een verkeerd type tussen mijn bestelling zat was mij nog niet opgevallen.
Ik heb slechte ogen en moet met een vergrootglas, veel licht en trillende vingers de kleine onderdelen/lettertjes bekijken.
Vanochtend tot een ander idee gekomen, de toepassing van de CD4017 heb ik laten vallen.
De keuze hiervoor was dat ik 4 verschillende pulstreinen (van gelijke frequentie en oorsprong) d.m.v. een 3pole/4mc keuze draaischakelaar, alle vier wil omzetten in F0 (oorsprong) en F/4 en F/8.
Dus eigenlijk géén decimale deler nodig.
Maar per pulstrein drie 2-delers (flipflops) achter elkaar.
B.v. F0 is 800Hz, benodigd 200Hz en 100Hz.
Dat moet ik dan gaan opzoeken binnen de CD40xx serie.
ruud

https://en.wikipedia.org/wiki/List_of_4000-series_integrated_circuits is een handige startplek hiervoor.
Maar omdat je alleen f/4 en f/8 wilt hebben kun je beter ook zoeken naar een zogenaamde binary counter, die levert zonder verdere poorten beide frequenties (plus f/2 en f/16).

@fatbeard: dat is de maximale en typical delay als je de reset activeert en de output gaat resetten.
De werkelijke mimimum delay is NIET gespecificeerd. Kan dus makkelijk minder veel minder zijn.
Zelfs als je de typical delay gebruikt zit je al buiten spec.

Op donderdag 19 december 2024 12:52:54 schreef fatbeard:
https://en.wikipedia.org/wiki/List_of_4000-series_integrated_circuits is een handige startplek hiervoor.
Maar omdat je alleen f/4 en f/8 wilt hebben kun je beter ook zoeken naar een zogenaamde binary counter, die levert zonder verdere poorten beide frequenties (plus f/2 en f/16).

Ik heb de link meteen op mijn scherm toegevoegd.
En denk dan dat ik genoeg heb aan 4 keer CD4024B.
CD of HEF uitvoering. Ik weet niet wat voorradig is.
Bedankt, ruud

Zelfs als je de typical delay gebruikt zit je al buiten spec.

Hmmm...
Typical delay reset-output (voor de CD4017B) is 265ns@5V, typical minimum reset pulse width is 260ns@5V. Voorzover ik digitale logica begrijp heb je dan nog 5ns marge...

Wellicht kun je wat meer uitwijden waarom dat buiten spec is?

Het is onrealistisch om te veronderstellen dat wanneer van dezelfde chip de ene parameter een typical waarde heeft een andere parameter drastisch van de typical waarde afwijkt...