verschil tussen de HEF- en CD 4017's

Op woensdag 18 december 2024 23:21:00 schreef maartenbakker:

Wat ik ook nergens terug kan vinden, is dat de ingangen van de HEF serie standaard Schmitt triggered zouden zijn. Ben benieuwd waar ik daar meer over kan vinden.

Schmitt trigger action makes the clock inputs highly tolerant of slower rise and fall times.

https://assets.nexperia.com/documents/data-sheet/HEF4017B.pdf

Dat geldt dus alleen voor de klok-ingangen. Niet voor de resetingang!

Correct, dat heb ik ook nooit beweerd -edit- ah .. iemand had het over 'ingangen' als in meervoud.

Wat overigens in het schema van de TS nevernooitniet gaat werken is de carry uitgang gebruiken voor je gedeelde clock. (ofwel dat pennentje waar in het schema nu 'uit' bij staat)

Dat werkt enkel bij deeltallen boven 5. Q0 gebruiken als uitgang is al een veel beter idee.

Op woensdag 18 december 2024 23:34:39 schreef Sine:
Wat overigens in het schema van de TS nevernooitniet gaat werken is de carry uitgang gebruiken voor je gedeelde clock. (ofwel dat pennentje waar in het schema nu 'uit' bij staat)

Scherp opgemerkt!!

Die had ik ook al gezien (van die 'uit'), het ging bij mij meer over die MR die fout gebruikt is. Bij 4 zou het al moeten werken trouwens, de carry is intern de 4-de flipflop. Maar dan is je puls heel kort (dat naaldje waar ik het elke keer over heb).

@Hensz Minimum delays worden zelden in datasheets opgegeven. Dus waar zie je dat staan van die 500 ns? Nergens in de CD4017 DS van TI in ieder geval.

Op woensdag 18 december 2024 22:57:12 schreef Sine:
Ik snap je probleem, maar in de praktijk werkt het.

Daar kun je niet op ontwerpen! Ik blijf erbij dat de schakeling gewoon niet deugt.
Ik kom vaker apparaten tegen waar de hielen gelicht word met specs, als je serieproductie gaat doen komt er dat altijd uit en gaat het mis. Tjsa en dan zeggen dat je een slechte batch IC's hebt??? Nee hoor, gewoon een slecht ontwerp.

disclaimer: alles is bekeken bij 5V.

Op woensdag 18 december 2024 21:43:40 schreef henri62:
... Jammer maar het is toch echt buiten spec.
...

Voor de CD4017B is het zelfs in het worst-kaas geval van maximale pulslengte en minimale delay nog steeds binnen spec zoals reeds is uitgelegd door @Hensz.
Bij de HEF4017B is het veel ruimer: delay van reset naar output is minimaal 100ns, terwijl de minimale reset puls maximaal 50ns hoeft te zijn...
Alleen de MC14017B kan het in de uiterste gevallen moeilijk krijgen: daar zijn die twee tijden beide 500ns.

Ik moet echter wel zeggen dat in geen van de vier datasheets die ik heb geraadpleegd deze truuk wordt gebruikt...

Waar het nog fout kan gaan is de stijg/daaltijd van de reset impuls, omdat er geen schmitt-trigger op die input zit; ik heb alleen geen gegevens daarover kunnen vinden.

@Hensz Minimum delays worden zelden in datasheets opgegeven. Dus waar zie je dat staan van die 500 ns? Nergens in de CD4017 DS van TI in ieder geval.

op pagina 3-54:

Zo, wat een vraagje van mij kan los maken.
In ieder geval (weer) een boel geleerd van jullie.
Het meeste was bij mij in het stof verdwenen.
En dat er een verkeerd type tussen mijn bestelling zat was mij nog niet opgevallen.
Ik heb slechte ogen en moet met een vergrootglas, veel licht en trillende vingers de kleine onderdelen/lettertjes bekijken.
Vanochtend tot een ander idee gekomen, de toepassing van de CD4017 heb ik laten vallen.
De keuze hiervoor was dat ik 4 verschillende pulstreinen (van gelijke frequentie en oorsprong) d.m.v. een 3pole/4mc keuze draaischakelaar, alle vier wil omzetten in F0 (oorsprong) en F/4 en F/8.
Dus eigenlijk géén decimale deler nodig.
Maar per pulstrein drie 2-delers (flipflops) achter elkaar.
B.v. F0 is 800Hz, benodigd 200Hz en 100Hz.
Dat moet ik dan gaan opzoeken binnen de CD40xx serie.
ruud

https://en.wikipedia.org/wiki/List_of_4000-series_integrated_circuits is een handige startplek hiervoor.
Maar omdat je alleen f/4 en f/8 wilt hebben kun je beter ook zoeken naar een zogenaamde binary counter, die levert zonder verdere poorten beide frequenties (plus f/2 en f/16).

@fatbeard: dat is de maximale en typical delay als je de reset activeert en de output gaat resetten.
De werkelijke mimimum delay is NIET gespecificeerd. Kan dus makkelijk minder veel minder zijn.
Zelfs als je de typical delay gebruikt zit je al buiten spec.

Op donderdag 19 december 2024 12:52:54 schreef fatbeard:
https://en.wikipedia.org/wiki/List_of_4000-series_integrated_circuits is een handige startplek hiervoor.
Maar omdat je alleen f/4 en f/8 wilt hebben kun je beter ook zoeken naar een zogenaamde binary counter, die levert zonder verdere poorten beide frequenties (plus f/2 en f/16).

Ik heb de link meteen op mijn scherm toegevoegd.
En denk dan dat ik genoeg heb aan 4 keer CD4024B.
CD of HEF uitvoering. Ik weet niet wat voorradig is.
Bedankt, ruud

Zelfs als je de typical delay gebruikt zit je al buiten spec.

Hmmm...
Typical delay reset-output (voor de CD4017B) is 265ns@5V, typical minimum reset pulse width is 260ns@5V. Voorzover ik digitale logica begrijp heb je dan nog 5ns marge...

Wellicht kun je wat meer uitwijden waarom dat buiten spec is?

Het is onrealistisch om te veronderstellen dat wanneer van dezelfde chip de ene parameter een typical waarde heeft een andere parameter drastisch van de typical waarde afwijkt...

Als je naar mijn testjes kijkt zie je dat afhankelijk van de versie de korste puls 90ns is, en de langste 240ns.

Maar in die tijd is de ingang binnen gekomen, is (minimaal de betreffende) FF gereset, dat door de uitgangspoortjes heen gewandeld en de uitgang weer afgevallen.

Zoals gezegd, ik heb het ding vaak genoeg zo 'misbruikt', en dat werkt prima.

Op donderdag 19 december 2024 14:00:49 schreef fatbeard:
[...]
Wellicht kun je wat meer uitwijden waarom dat buiten spec is?

Omdat je moet rekenen met de worse case delays, niet met typical waarden.

Stel dat je grote productie series gaat maken, dan ga je tegen de lamp lopen en zal er uitval zijn op IC's die zich juist niet typical gedragen. En dat wil je niet. Maar kom dan ook niet aankakken met een smoes dat sommige fabrikanten rommel maken (ja dat gebeurd) dat is dan je eigen schuld.

Ik ken ook nog een verhaal van een fabrikant die bepaalde power torren gebruikte (Een of ander TIPxxx versie) die alleen van 1 merk (ST dacht ik) gebruikt mocht worden anders werkte het niet. Dat uiteindelijk was ook een ontwerp fout.

Zo zat er in de elektuur ontwerpen nogal wat issues dat dingen net niet werkten omdat men naast de specs zat.

Voor het delen van een clock is de CMOS Binary Ripple Counter 4040 het meest eenvoudig. Daarmee heb je maar liefst 12 binaire deelfactoren.

Op donderdag 19 december 2024 17:51:41 schreef Bobosje:
Voor het delen van een clock is de CMOS Binary Ripple Counter 4040 het meest eenvoudig. Daarmee heb je maar liefst 12 binaire deelfactoren.

Klopt, maar ik heb al die delers niet nodig. Een CD4024 is voldoende
En het scheelt weer ruimte op mijn gaten epoxy plaatjes.
14 i.p.v. 16 pins.
Maar we gaan kijken wat mijn leverancier op stock heeft liggen.
ruud

Op donderdag 19 december 2024 15:04:15 schreef henri62:
[...] Omdat je moet rekenen met de worse case delays, niet met typical waarden.

Stel dat je grote productie series gaat maken, dan ga je tegen de lamp lopen en zal er uitval zijn op IC's die zich juist niet typical gedragen. En dat wil je niet. Maar kom dan ook niet aankakken met een smoes dat sommige fabrikanten rommel maken (ja dat gebeurd) dat is dan je eigen schuld.

Ik ken ook nog een verhaal van een fabrikant die bepaalde power torren gebruikte (Een of ander TIPxxx versie) die alleen van 1 merk (ST dacht ik) gebruikt mocht worden anders werkte het niet. Dat uiteindelijk was ook een ontwerp fout.

Zo zat er in de elektuur ontwerpen nogal wat issues dat dingen net niet werkten omdat men naast de specs zat.

Of de fabrikant levert bij defect een nieuw onderdeel wat binnen de specs valt. Of nog beter je laat het door hun service afdeling repareren. Maar bij Elektuur heb je natuurlijk 10.000 soldeerkunstenaars die hun onderdelen overal vandaan halen, dat gaat een keer fout. Uitzoeken en meten van onderdelen zag ik wel bij Revox en Studer dan hadden ze de transistors en IC's gemerkt met 2 of meer verfstippen.

Op donderdag 19 december 2024 15:04:15 schreef henri62:
Stel dat je grote productie series gaat maken, .

Maar ook als hobbyist kan je overwegen om er naar te luisteren.

Je kan zeggen: degene die ik hier heb is vast typical, dus ik waag het er op en zie wel als het niet werkt.

Dat is m.i. vaak niet verstandig omdat als dit soort dingen niet werken, je heel vaak zeer lastig te diagnostizeren problemen krijgt. Kost veel te veel tijd om uit te zoeken wat het probleem is voordat je bedenkt: "Oh kut, begin december heb ik besloten er op te vertrouwen dat mijn 40xx chipje wel typical zou zijn"...

Omdat je moet rekenen met de worse case delays, niet met typical waarden.

Wanneer je het hebt over de interactie tusen twee exemplaren geef ik je 120% gelijk, maar we hebben het hier over fysiek één IC met één stukje silicium (a.k.a. die) wat gedurende de productie over elke vierkante micron ervan vrijwel gelijke parameters heeft ondervonden.
Dat de productieparameters verschillen met die voor een die op een andere uithoek van dezelfde wafer (of van een andere wafer) en dat de resulterende delaytimes en threshold waardes daardoor verschillen geloof ik blind, mede omdat het een ander stukje van het foto masker is. Dit is de reden voor de min-typ-max waarden in een datasheet...

Maar op dezelfde die?
Dan zouden de delaytimes van twee ingangen van bijv. een CD4011B NAND poort onderling ook zoveel kunnen verschillen dat die poort onder bepaalde condities niet meer functioneert...

Op donderdag 19 december 2024 15:04:15 schreef henri62:
[...] Omdat je moet rekenen met de worse case delays, niet met typical waarden.

Ik ken ook nog een verhaal van een fabrikant die bepaalde power torren gebruikte (Een of ander TIPxxx versie) die alleen van 1 merk (ST dacht ik) gebruikt mocht worden anders werkte het niet. Dat uiteindelijk was ook een ontwerp fout.

Zo zat er in de elektuur ontwerpen nogal wat issues dat dingen net niet werkten omdat men naast de specs zat.

Daar staat tegenover dat andere fabrikanten hun schakelingen optimaliseren ongeacht de eigenschappen van de onderdelen en er dan onderdelen bij selecteren of op maat maken *kuch*Sony*kuch*. Dan is het geen ontwerpfout maar beleid.

Ach Sony, de beruchte "hin en zurücklauf thyristors" in TV's wat had ik daar een schurft hekel aan. Op een gegeven moment repareerde ik die zooi helemaal niet meer, maakt niet uit wat je waar erin zette, zelfs originele service kits bliezen zich direct op.
Ook andere modules (complete) sneuvelden binnen zeer korte tijd. Wat een bagger ontwerpen.

-edit- Oh nee, dat was blaupunkt trouwens.

Op donderdag 19 december 2024 18:55:17 schreef rew:
[...]Maar ook als hobbyist kan je overwegen om er naar te luisteren.

Je kan zeggen: degene die ik hier heb is vast typical, dus ik waag het er op en zie wel als het niet werkt.

Dat is m.i. vaak niet verstandig omdat als dit soort dingen niet werken, je heel vaak zeer lastig te diagnostizeren problemen krijgt. Kost veel te veel tijd om uit te zoeken wat het probleem is voordat je bedenkt: "Oh kut, begin december heb ik besloten er op te vertrouwen dat mijn 40xx chipje wel typical zou zijn"...

Tja, het zal minimaal "bad practice" zijn. Maar ik ge/misbruik de 4017's al jaren op deze manier.

En zoals je van de scope shots kunt zien is er geen enkele 4017 in mijn bakje die problemen mee heeft. En ook geen enkele toepassing waarin ik ze gebruikt heb (en daarvan tikken er nog steeds een flink aantal) had er ooit problemen mee.

Nogmaals, dat wilt niet zeggen dat het een goed idee is om het zo te doen.

Volgens NXP zou het met een HC/HCT4017 wel binnen spec. kunnen...

Faudje

[Bericht gewijzigd door Bapaktus op vrijdag 20 december 2024 13:56:55 (96%)

Ik heb vanochtend een aantal CD4024B gekocht.
Ga daar straks mee aan de knutsel.
Buiten wat tot nu toe geschreven is op dit Forum heb ik nog verder gezocht m.b.t. tot mijn vraag.
Ik kwam onderstaande website tegen.
Bijgevoegd een afbeelding van een stukje tekst over de 4017.
De complete tekst is te vinden op
https://www.midcentury-modular.com/blog/cmos-clock-dividers
Groet, ruud

Op vrijdag 20 december 2024 00:09:11 schreef Bobosje:
Volgens NXP zou het met een HC/HCT4017 wel binnen spec. kunnen...[bijlage]

Ik wilde zeggen, ik heb het ooit in een datasheet gezien.